

PATENT ABSTRACTS OF JAPAN

(11) Publication number: **07200420** A

(43) Date of publication of application: 04 . 08 . 95

(51) Int. CI

G06F 13/00 G06F 13/36

(21) Application number: 05335023

(71) Applicant:

OKI ELECTRIC IND CO LTD

(22) Date of filing: 28 . 12 . 93

(72) Inventor:

HANIYUDA KOICHI


(54) RESETTING CONTROLLER

(57) Abstract:

PURPOSE: To perform resetting control over $_{\approx}2$ different functions through simple constitution.

CONSTITUTION: When a process module A performs a resetting control over process modules B and C, the process module A sends out a resetting sent signal 2A whose pulse width is a 16-clock period to a resetting control line RCL. Thereby, a resetting request signal 3A for this resetting sent signal 2A is masked by a system bus interface part A2 and a reset request signal 3B is fetched by a system bus interface part B2 effectively to perform a resetting process. Further a resetting request signal 3C is also fetched effectively by a system bus interface part C2 to perform a resetting process. Further, a resetting request signal 3D is supplied to a system bus interface part D2, but a resetting signal 4D is not supplied to a main module part D1.

COPYRIGHT: (C)1995,JPO



(19)日本国特許庁(JP)

(12) 公開特許公報(A)

(11)特許出願公開番号

特開平7-200420

(43)公開日 平成7年(1995)8月4日

(51) Int.Cl.6

識別記号 庁内整理番号 \mathbf{F} I

技術表示箇所

G06F 13/00

301 N

13/36

520 C 8944-5B

審査請求 未請求 請求項の数3 OL (全 14 頁)

(21)出顧番号

特願平5-335023

(22)出願日

平成5年(1993)12月28日

(71)出願人 000000295

沖電気工業株式会社

東京都港区虎ノ門1丁目7番12号

(72)発明者 羽入田 貢一

東京都港区虎ノ門1丁目7番12号 沖電気

工業株式会社内


(74)代理人 弁理士 工藤 宜幸 (外2名)

(54) 【発明の名称】 リセット制御装置

(57)【要約】

【目的】 簡単な構成で2以上の異なる機能のリセット 制御を行い得る。

【構成】 処理モジュールAが処理モジュールB、Cを リセット制御する場合には、処理モジュールAはリセッ ト送出信号2Aをパルス幅が16クロック期間のものを リセット制御線RCLに送出する。すると、このリセッ ト送出信号2Aに対するリセット要求信号3Aはシステ ムバスインタフェース部A2でマスクされ、リセット要 求信号3Bはシステムバスインタフェース部B2で有効 に取り入れられ、リセットされる。また、リセット要求 信号3Cもシステムバスインタフェース部C2に有効に 取り入れられ、リセットされる。更に、リセット要求信 号3Dはシステムバスインタフェース部D2に与えられ るが、主モジュール部D1にリセット信号4Dが与えら れないようにされている。



【特許請求の範囲】

【請求項1】 リセット制御指令信号をリセット制御線へ送出する送出回路と、リセット制御線からのリセット制御指令信号をリセット制御線から受ける受信回路と、受けたリセット制御指令信号に基づきリセット処理を行うリセット処理回路とを有する処理モジュールが、リセット制御線に少なくとも2以上接続されているリセット制御装置において、

上記各処理モジュールの送出回路は、いずれの処理モジュールをリセットさせるかを表すために、リセット対象 10 の処理モジュールに対応して信号形態の異なるリセット 制御指令信号を送出する回路を備え、

上記各処理モジュールの受信回路は、リセット制御線から与えられるリセット制御指令信号の信号形態から自処理モジュールに対するものであるか否かを判断し、自処理モジュールに対するものであればリセット処理回路を動作させるリセット判断回路を備えることを特徴としたリセット制御装置。

【請求項2】 上記リセット制御指令信号の信号形態はパルス信号とし、リセット対象の処理モジュールに対応 20して、パルス特性又はパルス情報を変えることを特徴とする請求項1に記載のリセット制御装置。

【請求項3】 上記リセット制御指令信号の信号形態はアナログ信号とし、リセット対象の処理モジュールに対応してアナログ信号の特性を変えることを特徴とする請求項1に記載のリセット制御装置。

【発明の詳細な説明】

[0001]

【産業上の利用分野】この発明はリセット制御装置に関し、リセット制御線に複数の例えば、処理モジュールや 30 処理装置などが接続され、種々のリセット制御がされ得るものに関する。

[0002]

【従来の技術】近年、デジタル的な処理を行う電子装置においては、内部に複数の処理モジュールを備え、そして、これらの処理モジュールがシステバスに接続されて実現されている場合が多くなっている。そして、これらのデジタル処理を行う処理モジュールは、システム制御モジュールなどによってシステムバスの使用が制御されている場合が多い。そして、このような構成のデジタル 40処理を行う複数の処理モジュールが備えられている電子装置においては、動作上、電源投入時のパワーオンリセットや、プログラム処理におけるプログラムの論理性異常や、データ異常などによって処理を途中でリセットさせる場合などがある。

【0003】そこで、ここでは、上述のデジタル的な処理を行う電子装置のリセット制御の仕組みについて具体的に図面を用いて説明する。

【0004】図2は従来例の処理装置の機能ブロック図である。この図2において、処理装置は、主にシステム 50

制御モジュールDOと、1系プロセッサモジュールAOと、0系プロセッサモジュールBOと、0系メモリモジュールCOとから構成されている。これらのモジュールはシステムバスSBに接続されている。

【0005】この図2のシステムバスSBは、リセット制御線RCLとデータバス線などから構成されている。そして、このリセット制御線RCLは、例えば、1系プロセッサモジュールから0系のプロセッサモジュールB0と、0系のメモリモジュールC0とに対して処理異常のときに処理をリセットさせるために使用する。このため、各モジュールA0、B0、C0からのリセット要求信号2a、2b、2cはOR接続させれているリセット制御線RCLに送出される。また、リセット制御線RCLに送出されたリセット要求信号は各モジュールA0、B0、C0に受信信号3a、3b、3cとして与えられる。

【0006】また、図2のシステム制御モジュールD0は、この処理装置に対する電力投入時に装置内状態を全て初期状態とパワーオンリセットPORを行うための信号d1~d3を生成し、各処理モジュールA0、B0、C0に与える。この動作によって、この処理装置内の状態を初期状態にさせることができる。

【0007】また、図2において、処理動作中に例えば、1系プロセッサモジュールA0が処理の異常を検出すると0系のモジュールをリセットさせるためにリセット制御線RCLにリセット要求信号2aを送出する(これを、例えば、アザーリセット:OtherReset、略してORSと呼ぶ。)。すると、0系プロセッサモジュールB0と、0系メモリモジュールC0とはリセット要求信号を受信信号3b、3cとして与えられて初期状態にさせるものであった。

[0008]

【発明が解決しようとする課題】しかしながら、以上のように上述の図2の処理装置のように装置動作上、リセット動作として、パワーオンリセットPOR機能と、アザーリセットORS機能とが備えられている場合に、1系モジュールから0系モジュールをアザーリセットORSするためのリセット制御線RCLと、システム制御モジュールD0によって為されるパワーオンリセットPORを行うための信号d1~d3とを別々の制御ラインを備えて行うことから装置内の処理モジュール数が多くなると配線(リセット制御線RCL)数が多くなると共に、パワーオンリセットPOR信号の送出回路や、アザーリセットORS信号の送出回路の構成も複雑になるという問題があった。

【0009】また、上述のように配線数が多くなることで、バス用コネクタの接続ピン数を多くしなければならず、コネクタの大きさも大きくならざるを得ないという問題が起きていた。

【0010】例えば、公衆回線(ISDN)に接続され

る銀行の金融処理業務用の銀行内に設置される通信制御 装置のような場合には、内部には処理モジュールが実際 には10以上、システムバスSBに接続されることからより簡単な仕組みで異なる種類のリセット制御 (パワーオンリセットPORやアザーリセットORS) を行い得る仕組みが待ち望まれていた。

【0011】また、その他に従来の技術として、例えば、実開昭61-189326号公報の考案「共通バス接続モジュールのリセット回路」の技術には、上述のよなリセット制御線で異なる種別のリセット制御を行い得るような構成は示唆されていない。また、例えば、特開平3-132860号公報の発明「マルチプロセッサのリセット制御方式」の技術は、マルチプロセッサのリセットを行うのに、必要な時間だけパルス状にリセット信号を発行するものであって、上述のようにリセット制御線に機能的に異なる種類のパワーオンリセットPORやアザーリセットORSなどのリセット制御を行い得るような技術は示唆されていない。

【0012】更に、他の従来の技術として、特開平3-180948号公報の発明「マルチホストシステムにおける障害復旧方式」の技術においても、システム内における機能的に異なる種類のリセット制御を行うような技術は示唆されていない。また、特開平4-155542号公報の発明「バスロック時の再起動方法」の技術は、バスロック時にリセット線をオンしてプロセッサを再起動させるものであって、上述のような機能的に異なる種類のリセット制御を行うような技術は示唆されていない。

【0013】以上のようなことから、装置内やシステム内のリセット制御線に複数の処理モジュールや処理装置などが接続されていて、このような装置構成やシステム構成で少なくとも2以上の異なる機能のリセット制御が起こり得る場合に、なるべくリセット制御線の配線数を少なくし、簡単な構成で実現できるリセット制御の仕組みの実現が望まれていた。

[0014]

【課題を解決するための手段】そこで、この発明はリセット制御指令信号をリセット制御線へ送出する送出回路と、リセット制御線からのリセット制御指令信号をリセット制御線から受ける受信回路と、受けたリセット制御指令信号に基づきリセット処理を行うリセット処理回路とを有する処理モジュールが、リセット制御線に少なくとも2以上接続されているリセット制御装置において、以下のような特徴的な手段で実現するものである。

【0015】尚、リセット制御指令信号とは、例えば、 装置内の全体をリセットするための信号や、装置内の一 部をリセットする信号などである。

【0016】ここで、処理モジュールは、リセット制御 指令信号を送出したり、受信したりする機能を備えてい るものというものであって、処理装置や通信装置などで 50 あってもよい。

【0017】つまり、各処理モジュールの送出回路には、いずれの処理モジュールをリセットさせるかを表すために、リセット対象の処理モジュールに対応して信号形態の異なるリセット制御指令信号を送出する回路を備えるものとする。ここでいう、信号形態とは例えば、パルス的な信号形態の構成であってもよいし、アナログ的な信号形態であってもよい。更に具体的には、パルス幅の異なるものや、アナログ信号の変調特性が異なるものであってもよい。

【0018】更に、各処理モジュールの受信回路には、 リセット制御線から与えられるリセット制御指令信号の 信号形態から自処理モジュールに対するものであるか否 かを判断し、自処理モジュールに対するものであればリ セット処理回路を動作させるリセット判断回路を備える ものである。

[0019]

【作用】このような手段のリセット制御装置によれば、リセット制御線に複数の処理モジュールが複数接続されている場合に、ある処理モジュールから全体をリセットしたい場合には、全体をリセットするための信号形態(例えば、パルス幅)のリセット制御指令信号をリセット制御線を通じて全体の処理モジュールに与える。そして、受信回路のリセット判断回路は予めどのような信号形態が自己に対するものであるかを設定しておくことで、装置全体をリセットするためのリセット制御指令信号が与えられると、各受信回路はリセットを行う。

【0020】また、ある送信回路が、対象の処理モジュールをリセットしたい場合は、この処理モジュールが認識し得るリセット制御指令信号をリセット制御線を通じて処理モジュールに与えるようにすることで、対象の処理モジュールだけをリセットさせることができる。

[0021]

【実施例】そこで、次にこの発明の好適な実施例を図面を用いて説明する。そして、この実施例では、リセット信号の送出側でリセット種別(パワーオンリセットPORやアザーリセットORSやシステムリセットSRSなど)によって、リセット信号を有効とする時間を変える手段と、リセット信号の受信側ではリセット信号の有効時間によってリセット種別を判別する手段などを設けることで、リセット制御線の本数を最小限で実現し得るようにするものである。尚、上記システムリセットSRSとは、ある装置内のシステム制御を行うモジュールが、装置内の処理モジュールを全て初期化するリセット動作として以下の説明を行う。

【0022】そこで、第1実施例では、発明を基本的なある処理装置に適用した場合のシステムリセットSRSと、アザーリセットORSのためのリセット動作について説明する。尚、装置に対する電力投入が行われることでパワーオンリセットPORが行われ、装置内部のシス

テム制御モジュールが、システムリセットSRSを行う

ものとする。また、アザーリセットORSでは、アザー

リセットORSを出したモジュール以外の特定のモジュ

ールをリセットさせるものとする。

そして、システムバスインタフェース部B2は、具体的には送信回路IT(図3)と、受信回路IR(図4)とから構成されている。

【0023】『第1実施例』:図1はある処理装置の構成図である。この図1において、処理装置は、処理モジュールA、B、Cと、システム制御モジュールDとから構成されている。そして、これらのモジュールA~Dは、システムバスSBに接続されている。そして、システムバスSBの中には、データバス線やリセット制御線RCLなどから構成されるが、図1ではリセット制御に着目してリセット制御線RCLに各モジュールが接続されていることを表している。

【0029】そして、図1の主モジュール部B1は、システムバスインタフェース部B2からリセット信号4Bを与えられると、処理を初期化するようにされている。また、システムバスインタフェース部B2は、アザーリセットORS送出信号をリセット制御線RCLに送出し得るように接続されている。また、システムバスインタフェース部B2は、リセット制御線RCLからリセット要求信号3Bを受けるように接続されている。

【0024】(処理モジュールAの構成): そして、図1において、処理モジュールAは、主モジュール部A1と、システムバスインタフェース部A2とから構成されている。主モジュール部A1は、ある処理を行うためのものである。そして、この主モジュール部A1はシステムバスインタフェース部A2に対してアザーリセット(ORS)要求信号5Aを与える。また、この主モ 20ジュール部A1はリセット信号4Aをシステムバスインタフェース部A2から受けると処理を初期状態にリセットする。このリセットによって、例えば、プログラム処理動作や、論理回路動作などを初期状態にさせるものである。

【0030】尚、システムバスインタフェース部B2は、この例では処理モジュールAからアザーリセットORSを受ける、又はシステム制御モジュールDからシステムリセットSRSを受ける例を示そうとしているので、入力5B(アザーリセット要求信号入力)と、入力6B(システムリセット要求信号入力)とは使用せず、開放(未接続)としている。

【0025】また、図1の処理モジュールAのシステムバスインタフェース部A2は、主モジュール部A1からアザーリセット(ORS)要求信号5Aを受けるとアザーリセット送出信号2Aをリセット制御線RCLに送出する。また、システムバスインタフェース部A2は、リセット制御線RCLからリセット要求信号3Aを受けると、リセット信号4Aを生成し、主モジュール部A1に与える。

【0031】(処理モジュールCの構成): 図1の 処理モジュールCも、システムバスSBのリセット制御 線RCLに接続されていて、主モジュール部C1と、シ ステムバスインタフェース部C2とから構成されてい る。そして、システムバスインタフェース部C2は、具 体的には送信回路IT(図3)と、受信回路IR(図 4)とから構成されている。

【0026】尚、図1の主モジュール部Aのシステムバスインタフェース部A2において、入力6Aは、システムリセットSRSの制御用の入力であるが、この処理モジュールAは、システムリセットSRSを行う役目のモジュールではないので、処理モジュールAでは使用していない(入力6Aを開放している)。また、このシステムリセットSRSは、システム制御モジュールDで行う40ため、そこで説明する。

【0032】そして、図1の主モジュール部C1は、システムバスインタフェース部C2からリセット信号4Cを与えられると、処理を初期化するようにされている。また、システムバスインタフェース部C2は、アザーリセットORS送出信号をリセット制御線RCLに送出し得るように接続されている。また、システムバスインタフェース部C2は、リセット制御線RCLからリセット要求信号3Cを受けるように接続されている。

【0027】尚、図1の処理モジュールAのシステムバスインタフェース部A2は、具体的には図3、図4に示している。そして、システムバスインタフェース部A2は、送信回路IT(図3)と、受信回路IR(図4)とから構成されている。

【0033】尚、システムバスインタフェース部C2は、この例では処理モジュールAからアザーリセットORSを受ける、又はシステム制御モジュールDからシステムリセットSRSを受ける例を示そうとしているので、入力5C(アザーリセット要求信号入力)と、入力6C(システムリセット要求信号入力)とは使用せず、開放(未接続)としている。

【0028】(処理モジュールBの構成): 図1の 処理モジュールBも、システムバスSBのリセット制御 線RCLに接続されていて、主モジュールB1と、シス テムバスインタフェース部B2とから構成されている。 【0034】(システム制御モジュールD): 図1のリセット制御線RCLに接続されているシステム制御モジュールDは、主モジュール部D1と、システムバスインタフェース部D2とから構成されている。そして主モジュールD1からはシステムリセットSRS要求信号6Dをシステムバスインタフェース部D2は、システムリセット送出信号2Dをリセット制御線RCLに与える。また、システムバスインタフェース部D2は、リセット制御線RCLからのリセット要求信号3Dを与えら

れるように接続されている。

【0035】尚、システムバスインタフェース部D2 は、具体的には送信回路IT(図3)と、受信回路IR (図4)とから構成されている。

【0036】(システムバスインタフェース部の構 図1のシステムバスインタフェース部A2、 B2、C2、D2は、全て同様な回路構成で実現するこ とができる。そして、上述したようにこのシステムバス インタフェース部は送信回路(図3)と、受信回路IR (図4) とから構成されている。そこで、これらの送受 信回路の動作を次に行う。

【0037】 ((送信回路 I Tの構成)): 送信回路ITの回路構成図である。この図3において送 信回路ITは、主にアザーリセット用送信回路ITa と、システムリセット用送信回路ITbとから構成され ている。そして、アザーリセット用送信回路ITaは、 論理和回路30と、ゲート回路31と、フリップフロッ プ32と、4ビットカウンタ33とから構成されてい る。

【0038】また、システムリセット用送信回路ITb 20 は、論理和回路3.4と、ゲート回路35と、フリップフ ロップ36と、5ビットカウンタ37とから構成されて

【0039】尚、図3において、共用的な回路として、 出力側に論理和回路38があり、ここからアザーリセッ ト用のリセット送出信号2A(2B、2C)、又は、シ ステムリセット用のリセット送出信号2Dが送出され

回路 I Ta は主モジュール部A1からアザーリセット要

図3に

40

【0040】 ((送信回路ITの動作)) :

求信号5Aが与えられ1クロック以上有効となると、4 ビットカウンタ (24進カウンタ) 33のカウントイネ ーブルCEを有効(論理1、ハイレベル)とさせる。そ して、論理和回路38からリセット制御線RCLに対し てリセット送出信号を送出する。その後、4ビットカウ ンタ33が16クロックをカウント後にキャリー出力C Y (ハイレベルパルス) をゲート回路31へ送出する と、アザーリセット送出信号2Aの送出が停止(無効 と) される。即ち、16クロックカウントしている間 は、アザーリセット送出信号2Aが有効に送出される。 【0041】また、図3において、例えば、送信回路 I Tのシステムリセット用送信回路 I T b は、主モジュー ル部D1からアザーリセット要求信号6Dが与えられ1 クロック以上有効となると、5ビットカウンタ (25カ ウンタ) 37のカウントイネーブルCEを有効(論理 1、ハイレベル)とさせる。そして、論理和回路38か らリセット制御線RCLに対してリセット送出信号を送 出する。その後、5ビットカウンタ37が32クロック

をカウント後にキャリー出力 CY (ハイレベルパルス)

をゲート回路35へ送出すると、システムリセット送出 信号2Dの送出が停止(無効と)される。即ち、32ク ロックカウントしている間は、システムリセット送出信 号2Dが有効に送出されるものである。

【0042】((受信回路IRの構成)): 受信回路 I Rの回路構成図である。この図4において受 信回路IRは、ゲート回路40、42と、論理和回路4 1と、フリップフロップ43と、8ビットカウンタ44 とから構成されている。

【0043】リセット要求信号3Aが有効に取り込まれ るのは、他の処理モジュールからのアザーリセットOR S、又はシステム制御モジュールDからのシステムリセ ットSRS要求のときである。そして、ゲート回路40 がリセット要求信号 (ハイレベルパルス) を取り込み、 1クロック以上有効となると、8ビットカウンタ(2° カウンタ) 44のカウントイネーブルCEを有効(論理 1、ハイレベル)とさせる。そして、フリップフロップ 43からリセット信号4Aを主モジュールA1に対して 出力開始する。そして、8ビットカウンタ44が256 (= 2⁸) クロックをカウント後にキャリー出力CY

【0044】即ち、256クロックカウントしている間 は、アザーリセットORS又はシステムリセットSRS が有効に行われる。尚、送信回路ITのアザーリセット 用送信回路 I Ta (図3) のフリップフロップ32から の信号32aを受信回路IRのゲート回路40のインバ ータ入力に与えることで、ある処理モジュールAがアザ ーリセットORSを発生させた場合に、自処理モジュー おいて、例えば、送信回路ITのアザーリセット用送信 30 ルAの主モジュール部A1には、リセット信号が発生さ

(ハイレベルパルス)をゲート回路42へ送出すると、

リセット信号 4 Aの出力を停止させる。

れないようにしている。

【0045】 (システムリセットSRSの動作): 次に図1を参照しながら、システム制御モジュールDが 処理モジュールA、B、Cに対してシステムリセットS RSをする場合の動作を説明する。先ずこの処理装置に 対する電力投入などによって、システム制御モジュール Dは、パワーオンリセットを行い、装置内部の全ての処 理モジュールA、B、Cに対するシステムリセットを行 う。このため、主モジュール部D1は、システムリセッ ト要求信号6Dをシステムバスインタフェース部D2に 与える。

【0046】すると、システムバスインタフェース部D 2は、システムリセットSRS送出信号2Dを32クロ ックの間、ハイレベルのパルスで出力する。このシステ ムリセットSRS送出信号2DはワイヤードOR接続さ れているリセット制御線RCLに対して送出され、この リセット制御線RCLで全ての処理モジュールA、B、 Cに対してシステムリセット要求信号3A、3B、3C として与えられる。

【0047】そして、システムリセット要求信号3Aを 50

与えられた処理モジュールAのシステムバスインタフェース部A2は、システムリセット信号4Aを256クロック間、主モジュール部A1に対して与える。これによって、主モジュール部A1は、処理動作をリセットさせることができる。

【0048】同様に処理モジュールBも、リセット制御線RCLからシステムリセット要求信号3Bを与えられると、処理モジュールBのシステムバスインタフェース部B2は、システムリセット信号4Bを256クロック間、主モジュール部B1に対して与える。これによって、主モジュール部B1は、処理動作をリセットさせることができる。

【0049】同様に処理モジュールCも、リセット制御線RCLからシステムリセット要求信号3Cを与えられると、処理モジュールCのシステムバスインタフェース部C2は、システムリセット信号4Cを256クロック間、主モジュール部C1に対して与える。これによって、主モジュール部C1は、処理動作をリセットさせることができる。

【0050】以上のようにして、システム制御モジュー 20 ルDは、リセット制御線RCLを使用して装置内部の全ての処理モジュールA、B、Cに対してリセット制御を行うことができる。

【0051】(処理モジュールAからB、Cに対するアザーリセットORSの動作):図1の構成図と、図3、図4の回路図と、図5のタイミングチャートとを用いて、処理モジュールAから処理モジュールB、Cに対してのアザーリセットORSの動作を説明する。先ず、処理モジュールAの主モジュール部A1は、システムバスインタフェース部A2に対してアザーリセット要求信号 305Aを与える。すると、システムバスインタフェース部A2は送信回路ITのアザーリセット用送信回路ITaは、16クロックの間、アザーリセット用送信同路ITaは、16クロックの間、アザーリセット制御線RCLに送出する。

【0052】すると、リセット制御線RCLに送出されたアザーリセット送出信号S1(図5(b))は、各処理モジュールA、B、Cとシステム制御モジュールDとに与えられる。そこで、処理モジュールBに与えられたアザーリセット要求信号3B(図5(e))は、システムバスインタフェース部B2に与えられる。そして、ここで256クロックの間、リセット信号4B(図5

(f))を主モジュール部B1に対して与え、処理をリセットさせる。

【0053】更に、処理モジュールCに与えられたアザーリセット要求信号3C(図5(g))は、システムバスインタフェース部C2に与えられる。そして、ここで256クロックの間、リセット信号4C(図5(h))を主モジュール部B1に対して与え、処理をリセットさせる。

1(

【0054】一方、処理モジュールAにもアザーリセット要求信号3A(図5(c))がシステムバスインタフェース部A2の受信回路IRに与えられるが、送信回路ITのアザーリセット用送信回路ITaのフリップフロップ32から信号32aが受信回路IRのゲート回路40のインバータ入力に与えられるため、アザーリセット要求信号3Aはマスク(受け付け禁止)され、リセット信号4A(図5(d))は主モジュール部A1に出力されない。これによって、アザーリセット要求を出した処理モジュール部Aはアザーリセットされない。

【0055】また、システム制御モジュールDにもアザーリセット要求信号3Dがシステムバスインタフェース部D2に与えられるが、このシステムバスインタフェース部D2の受信回路IR出力の信号4D(リセット信号)が主モジュール部D1に与えられないように未接続にされているので、アザーリセットされない。

【0056】以上のような動作によって、処理モジュールAから処理モジュールB、Cに対するアザーリセット ORSを行うことができた。

【0057】(システムリセットとアザーリセットとが同時間発生の場合の動作): 次には、図1、図3、図4、図6とを用いて、処理モジュールから処理モジュールB、Cに対するアザーリセットと、システム制御モジュールDからのシステムリセットとが全く同時間におきた場合の動作を説明する。そこで、このような場合には、処理モジュールAからのアザーリセット送出信号2A(図5(a))と、システム制御モジュールDからのシステムリセット送出信号2D(図5(b))とが全く同じ時間にリセット制御線RCLに送出されるわけである

【0058】すると、リセット制御線RCLに送出されたアザーリセット送出信号2Aとシステムリセット送出信号2Dのパルス幅が全く同じ幅(時間)とすると、この2つのリセット信号S1は、リセット要求信号3A(図5(d))、3B(図5(f))、3C(図5

(h) 、3 Dとして同時に各処理モジュールA~Dに与えられる。すると、処理モジュール3 Bは、リセット要求信号3 B(図6(f))を受けて、システムバスインタフェース部B 2 は 256 クロックの間、リセット信号4 B(図6(g))を出力して主モジュール部B 1をリセットさせる。

【0059】同時に処理モジュールCも、リセット要求信号3C(図6(h))を受けると、システムバスインタフェース部C2は256クロックの間、リセット信号4C(図6(i))を出力して主モジュール部C1をリセットさせる。

【0060】一方、処理モジュールAに与えられたリセット要求信号3A(図6(d))によって、システムバスインタフェース部A1は、自分自身でアザーリセット 送出信号を送出しているため、受信回路IRでリセット 要求信号 3 A がマスク(受け付け禁止) され、リセット 信号 4 A(図 6 (e)) は主モジュール部 A 1 に与えられない。

【0061】また、システム制御モジュールDにリセット要求信号3Dは与えられるが、システムバスインタフェース部D2の出力のリセット信号4Dは主モジュール部D1に接続されていないのでリセットされない。

【0062】以上のようにして、処理モジュールAからのアザーリセット要求(送出)信号と、システム制御モジュールDからのシステムリセット要求(送出)信号とが全く同じ時間に発生した場合には、処理モジュールB、Cはリセットされるが、処理モジュールAはリセットされない。従って、アザーリセット動作は実現できたものの、システムリセット動作は完全には実現されない。

【0063】(システムリセットとアザーリセットとが 異なる時間発生の場合の動作):しかしながら、実際に はシステムリセットSRSの場合には、システムバスイ ンタフェース部D2からシステムリセット送出信号2D (図7(b))が32クロックの間送出される。一方、 アザーリセットORSの場合には、アザーリセット送出 信号2A(図7(a))は、16クロックの間、リセット制御線RCLへ送出される。このように実際には、同 時にアザーリセットORSとシステムリセットSRSと が開始されたとしても、アザーリセット送出信号2A (図7(a))の送出期間は、16クロックの期間であ り、一方システムリセット送出信号2D(図7(b)) の送出期間は32クロックの期間であるから、16クロックの期間、システムリセット送出信号2D(図7(b))の送出期間が長い。

【0064】そこで、アザーリセット送出信号2Aとシステムリセット送出信号2Dとのリセット制御線RCLへの送出によって、リセット信号S1(図7(c))が32クロックの間、リセット制御線RCLに存在することになる。そして、このリセット信号S1の開始によって、処理モジュールBにはリセット要求信号3B(図7(f))が32クロックの間与えられる。これによって、システムバスインタフェース部B2は、リセット信号4B(図7(g))を256クロックの間、主モジュール部B1に与えリセットさせる。

【0065】同時に処理モジュール部Cにも、リセット要求信号3C(図7(h))が32クロックの間与えられる。これによって、システムバスインタフェース部C2は、リセット信号4C(図7(i))を256クロックの間、主モジュール部C1に与えリセットさせる。

【0066】また、同時にリセット要求信号3Aが処理 モジュールAに与えられるが、リセット信号S1の開始 から16クロックの間は、アザーリセット送出信号2A (図7(a))の期間であるから、この16クロックの 間、マスクされシステムバスインタフェース部A2はリ セット信号4Aを出力しない(図7(e1))。しかしながら、アザーリセット送出信号2A(図7(a))の送出期間が終了すると、同時に続いているシステムリセット送出信号によるリセット信号S1によって、システ

12

ムリセット要求信号3Aは、マスクされずにシステムバスインタフェース部A2から256クロックの間(図7 (e2))、リセット信号4Aが主モジュール部A1に

与えられリセットされる。

【0067】以上の動作によって、アザーリセット送出とシステムリセット送出とが同時に開始されても、アザーリセット送出によって、処理モジュールB、Cがリセットされた後、処理モジュールAもリセットされ、処理モジュールA~Cのシステムリセットも達成される。

【0068】『第1実施例の効果』: 以上の第1実施例の処理装置のリセット制御方法によれば、1線路のリセット制御線RCLを処理モジュールA~Cと、システム制御モジュールDとが共用し、アザーリセットと、システムリセットと両立してを行うために、リセットの種類に応じてリセット送出パルスの幅(アザーリセットの場合は16クロックの期間、システムリセットの場合は32クロックの期間)を変えたことで簡単な構成でそれぞれのリセット動作を実現することができるようになった。

【0069】更に、リセットの種類を増加させたい場合が生じても、リセット送出パルスの幅を変えて設定し、この新しいパルス幅のリセットパルスを判別する回路を備えるだけでリセットの種類を増加させることができる。

【0070】『第2実施例』:第2実施例は、この発明) をISDN回線と接続し得る通信制御装置の内部に適用 した場合の実施例である。

【0071】図8はこの発明をISDN回線へ接続し得る通信制御装置の構成図である。この図8において、通信制御装置は、システムバスSBにシステム制御モジュール1と、0系の処理モジュールと、1系の処理モジュールと、共有メモリモジュール1のとが接続されている。そして、この0系の処理モジュールと、1系の処理モジュールとは、現用系と、予備系として使用される。そこで、0系の処理モジュールは、0系プロセッサ・メセリモジュール2と、0系ISDN制御モジュール3と、0系SCSI制御モジュール6と、0系LAN制御モジュール1、1系プロセッサ・メモリモジュール4と、1系ISDN制御モジュール5と、1系SCSI制御モジュール8と、1系LAN制御モジュール9とから構成されている。

【0072】そして、このシステムバスSBは、具体的には内部が0系リセット用制御線RCL1と、1系リセット用制御線RCL2と、データバス線と、制御線などから構成されている。そして、0系リセット用制御線R

からのシステムリセットを行うための構成と動作を更に 詳しく説明する。

【0080】そこで、上述の図8(装置全体図)からア ザーリセット動作とシステムリセット動作を説明するた めの部分図として、図9の部分図を用いて説明する。こ の図9においては、0系リセット用制御線RCL1に1 系プロセッサ・メモリモジュール4と、0系プロセッサ ・メモリモジュール2と、0系SCSI制御モジュール 6と、システム制御モジュール1とが接続されているこ とが示されている。

【0081】(1系プロセッサ・メモリモジュール4の そして、図10は1系プロセッサ・メモリ 構成): モジュール4の一例の構成図を示している。この図10 において、1系プロセッサ・メモリモジュール4は、主 モジュール部4A1と、システムバスインタフェース部 4A2とから構成されている。そして、主モジュール部 4A1は、CPU4A1aとROM4A1bとRAM4 A1cとがバスに接続されて構成されている。そして、 1系プロセッサ・メモリモジュール4は0系リセット用 制御線RCL1に接続され、アザーリセット送出信号2 Aを送出し、リセット要求信号3Aを受信し得るように されている。そして、上記ROM1D1bは、プログラ ムを格納していて、CPU1D1aからの命令に基づき 読み出されて処理される。例えば、アザーリセット要求 信号5Aなどを生成し、システムバスインタフェース部 4A2に与える。RAM1D1cは処理中のワーキング データを一時的に格納するものである。

【0082】そして、システムバスインタフェース部4 A2は、上述の第1実施例と同様な回路構成(図3、図 4)で実現するものとする。

【0083】(0系プロセッサ・メモリモジュール2の 更に、図11は0系プロセッサ・メモリモ 構成): ジュール2の一例の構成図を示している。この図11に おいて、0系プロセッサ・メモリモジュール2は、主モ ジュール2B1と、システムバスインタフェース部2B 2とから構成されている。そして、主モジュール部2B 1は、CPU2B1aとROM2B1bとRAM2B1 cとがバスに接続されて構成されている。そして、O系 プロセッサ・メモリモジュール2は0系リセット用制御 線RCL1に接続され、リセット要求信号3Bを受信し 得るようにされている。そして、上記ROM1B1b は、プログラムを格納していて、CPU1B1aからの 命令に基づき読み出されて処理される。RAM1B1c は処理中のワーキングデータを一時的に格納するもので ある。

【0084】そして、システムバスインタフェース部2 B2は、上述の第1実施例と同様な回路構成(図3、図 4) で実現するものとする。

【0085】尚、このプロセッサ・メモリモジュール2

CL1には、1系のプロセッサ・メモリモジュール4 と、0系の各モジュール2、3、6、7と、システム制 御モジュール1とが接続されている。また、1系リセッ ト用制御線RCL2には、O系のプロセッサ・メモリモ ジュール2と、1系の各モジュール4、5、8、9と、 システム制御モジュール1とが接続されている。

【0073】そして、システム制御モジュール1には、 コンソール11が接続されている。このコンソール11 は、システム制御モジュール1に対してシステリセット の指令を与えたり、システム制御モジュール1の状態を 10 監視するものである。

【0074】また、0系LAN制御モジュール7と、1 系LAN制御モジュール9には、それぞれEthern e t によって、パーソナルコンピュータなどと接続され るようになっている。また、0系SCSI制御モジュー ル6には、磁気ディスク装置6a~6nが接続されてい る。更に、1系SCSI制御モジュール8にも、磁気デ ィスク装置8a~8nが接続れている。

【0075】更にまた、0系ISDN制御モジュール3 はISDN回線へ接続し得る構成とされており、この通 20 信制御装置で処理したデータをISDN回線を通じてI SDNのホスト装置などに送ったり、ISDNからのデ 一タをこの通信制御装置に取り込むためのものである。 また、1系ISDN制御モジュール5も0系ISDN制 御モジュール3と同じような機能を備えている。

【0076】そして、0系に異常が起きたような場合 は、1系のプロセッサ・メモリモジュール4が0系リセ ット用制御線RCL1にアザーリセット信号を送出する ことで0系の各モジュール2、3、6、7をアザーリセ ットする。このときのアザーリセット信号は、第1実施 30 例のごとくパルス幅を例えば、16クロック期間の幅で 送出するものとする。

【0077】また、1系に異常が起きたような場合に は、0系の0系のプロセッサ・メモリモジュール2が1 系リセット用制御線RCL2にアザーリセット信号を送 出することで1系の各モジュール4、5、8、9をアザ ーリセットする。このときのアザーリセット送出信号 は、第1実施例のごとくパルス幅を例えば、16クロッ クの期間の幅で送出するものとする。

【0078】更に、システム制御モジュール1が、装置 40 内の全てのモジュールをシステムリセットする場合に は、0系リセット用制御線RCL1と1系リセット用制 御線RCL2に対してシステムリセット送出信号を送出 してシステムリセットを行う。このときのシステムリセ ット送出信号は、例えば、上述の第1実施例と同様にパ ルス幅を例えば、16クロック期間の幅で送出するもの とする。

【0079】そこで、ここでは、1系プロセッサ・メモ リモジュール4から0系の各モジュール2、3、6、7 へのアザーリセット動作と、システム制御モジュール1 50 は0系SCSI制御モジュール6を使用することで、磁

気ディスク装置6a~6nに格納されているファイルの 読出しや書込みスピードを高速化させようとしているも のである。尚、このSCSIとは、Small Com puter System Interfaceのこと であり、このSCSIのための専用のLSIは既にパー ソナルコンピュータなどにおいて使用されている。この SCSI用のLSIとしては、例えば、WD33C93 Α (ウエスタンデジタル社製) や、μ P D 7 2 6 1 1 (日本電気株式会社製) や、HD6496IF (株式会 社日立製) や、MB87035/MB87036 (富士 10 通株式会社製) や、53C700-66 (NCR社製) などがある。

【0086】 (0系SCSI制御モジュール6の構 更にまた、図12は0系SCSI制御モジュ 成): ール6の構成図を示している。この図12において、0 系SCSI制御モジュール6は、SCSI制御主モジュ ール部6C1と、システムバスインタフェース部6C2 とから構成されている。そして、0系SCSI制御モジ ュール6は、0系リセット用制御線RCL1に接続さ れ、リセット要求信号3℃を受信し得るようにされてい 20 る。

【0087】そして、システムバスインタフェース部6 C2は、上述の第1実施例と同様な回路構成(図3、図 4)で実現するものとする。

【0088】 (システム制御モジュール1の構成):

また、図13はシステム制御モジュール1の一例の構 成図を示している。この図13において、システム制御 モジュール1は、主モジュール部1D1と、システムバ ・スインタフェース部1D2とから構成されている。そし て、主モジュール部1D1は、CPU1D1aと、RO M1D1bと、RAM1D1cと、入出力部1D1d が、バスに接続され構成されている。そして、このシス テム制御モジュール1は0系リセット用制御線RCL1 に接続され、システムリセット出力信号2Dを送出し得 るように構成されている。そして、上記ROM1D1b は、プログラムを格納していて、CPU1D1aからの 命令に基づき読み出されて処理される。例えば、システ ムリセット要求信号6Dなどを生成し、システムバスイ ンタフェース部1D2に与える。RAM1D1cは処理 中のワーキングデータを一時的に格納するものである。 また、入出力部1D1dはコンソール11からシステム リセット命令を受けたり、処理の状態情報などをコンソ ール11へ出力する。

【0089】そして、システムバスインタフェース部1 D2は、上述の第1実施例と同様な回路構成(図3、図 4) で実現するものとする。

【0090】(1系から0系へのアザーリセット動作 ここでは、1系のプロセッサ・メモリモジュ **(1)** : ール4が0系のモジュールにアザーリセットをかけるた めの動作を説明する。そこで、先ず、1系のプロセッサ 50 モリモジュール4にリセット要求信号3Aとして与えら

・メモリモジュール4のCPU4A1aはバスを通じ て、システムバスインタフェース部4A2にアザーリセ ット要求信号 5 Aを出力する。すると、システムバスイ ンタフェース部4A2は、上述の図3の回路によって、 アザーリセット送出信号2Aを、パルス幅が16クロッ クの期間のものを、O系リセット用制御線RCL1に送 出する。すると、このアザーリセット送出信号は0系プ ロセッサ・メモリモジュール2に与えられると、システ ムバスインタフェース部2B2がリセット要求信号3B として受け、そして、リセット信号4Bを256クロッ クの期間出力し、主モジュール部2B1に与えて、CP U2B1aが判断してリセットを行う。

【0091】更に、アザーリセット送出信号はリセット 要求信号3Cとして0系SCSI制御モジュール6に与 えられると、システムバスインタフェース部6C2はリ セット信号4Cを256クロックの期間出力し、主モジ ュール部6C1に与えてリセットを行う。

【0092】また、アザーリセット送出信号2Aは、自 己の1系プロセッサ・メモリモジュール4のシステムバ スインタフェース部4A2にもリセット要求信号3Aと して与えられる。しかしながら、送信回路ITを図3に 示すように回路構成していることで、自己のアザーリセ ット送出に対しては、リセット要求信号3Aはゲート回 路40でマスク(受け付け拒否又は無効に)されるため リセット信号4Aは出力されず、1系プロセッサ・メモ リモジュール4はリセットされない。

【0093】更に、アザーリセット送出信号2Aによっ て、リセット要求信号3Dがシステム制御モジュール1 のシステムバスインタフェース部1D2に与えられる が、リセット信号の出力を主モジュール部1 D1 に与え ないように構成しているのでリセットされない。

【0094】以上のようにして1系のプロセッサ・メモ リモジュール4は0系のモジュールだけをアザーリセッ トさせることができる。

【0095】 (システムリセット動作②): 9の部分構成において、システム制御モジュール1がシ ステムリセットをかける場合の動作を説明する。そこ で、先ずシステム制御モジュール1は、コンソール11 からシステムリセット命令が与えられルト、CPU1D 1 a がシステムリセット要求信号 6 Dを生成しシステム バスインタフェース部1 D 2 に与える。すると、システ ムバスインタフェース部1D2は、システムリセット送 出信号2を0系及び1系リセット用制御線RCL1、2 へ送出する。この送出される、システムリセット送出信 号2Dは、上述のの図3の回路構成によって、パルス幅 が32クロック期間に相当するパルスを送出する。

【0096】すると、このシステムリセット送出信号 は、0系及び1系の全てのモジュールに与えられる。即 ち、図 9 の部分構成図の場合には、1 系プロセッサ・メ

れる。すると、システムバスインタフェース部4A2は リセット信号4Aを主モジュール部4A1へ与え、CP U4A1aが判断してリセットを行う。

17

【0097】以上と同様にして、図9の部分構成図内の 0系プロセッサ・メモリモジュール2と、0系SCSI 制御モジュール6もリセットされる。また、システムリ セット送出信号2Dは、リセット要求信号3Dとして自 モジュール1のシステムバスインタフェース部1D2に 与えられる。しかしながら、システムバスインタフェー ス部1D2は自己がシステムリセット送出信号2Dを出 10 したものであることから、受信回路 I Rのゲート回路 4 0 でリセット要求信号3 Dがマスク (受け付け拒否又は 無効に)され、リセットされない。

【0098】(1系から0系へのアザーリセットとシス テムリセットとが同時に発生した場合の動作): ま た、上述の1系のプロセッサ・メモリモジュール4が0 系のモジュールにアザーリセットをかけるための動作 と、上述のシステム制御モジュール1がシステムリセッ トをかける場合の動作とが同時に発生した場合には、0 系リセット用制御線RCL1には、1系のプロセッサ・ 20 メモリモジュール4からのアザーリセット送出信号2A と、システム制御モジュール1からのシステムリセット 送出信号2Dとが同時に送出される。これによって、上 述の**①②**の動作が進められ、各モジュールがリセットさ れる。

【0099】尚、アザーリセット送出信号2Aは送出パ ルス幅が16クロックの期間であるが、システムリセッ ト送出信号2Dは送出パルス幅が32クロックの期間で あるため、第1実施例の処理モジュールAにおける動作 と同様に1系のプロセッサ・メモリモジュール4もリセ ットされる。

【0100】『第2実施例の効果』: 以上の通信制 御装置のリセット制御の仕組みによれば、0系又は1系 のリセット用制御線RCL1、RCL2に機能の異なる アザーリセット送出信号とシステムリセット送出信号が 送出されても、送出パルス幅が異なるため、目的とする 対象のモジュールをリセットさせることができる。従っ て、従来に比べ簡単な構成のリセット制御線で実現でき る。

【0101】更に、リセットの種類を増加させたい場合 40 が生じても、リセット送出パルスの幅を変えて設定し、 この新しいパルス幅のリセットパルスを判別する回路を 備えるだけでリセットの種類を増加させることができ

【0102】(他の実施例): (1)尚、以上の実 施例の他にも種々の態様で発明を実現することができ る。例えば、ある1線路のリセット制御線に、リセット 送信回路アと少なくとも2以上のリセット受信回路イ、 ウとが接続されていて、このリセット送信回路アが機能 の異なるリセット要求信号を送出し得るものである。そ 50 して、一つのリセット要求信号の機能は、受信回路イを リセットさせるためのもので、パルス幅t1とする。ま た、他のリセット要求信号の機能は、受信回路ウをリセ ットさせるためのもので、パルス幅 t 2とする。このよ うにすることで、送信回路アは、受信回路イをリセット したい場合はパルス幅 t 1 のリセット信号を受信回路イ に与えることでリセットでき、また、受信回路ウをリセ ットしたい場合はパルス幅 t 2のリセット信号を受信回

18

【0103】(2)また、上記第2実施例では発明を通 信制御装置に適用する例を示したが、このような装置へ の適用に限定するものではない。例えば、リセット制御 線に複数のコンピュータが接続されるコンピュータシス テムへの適用もできる。

路ウへ与えることでリセットさせることができる。

【0104】(3) 更に、上述の実施例では、リセット 信号のパルス幅を機能によって異なる値に設定すること で、リセット機能の識別を行い得るようにしたが、これ に限定するものではない。例えば、パルス周期や、パル ス数や、パルス情報(長短パルスの組み合わせ)によっ て設定するものであってもよい。その他、リセット信号 をアナログ信号として、このアナログ信号の変調方式を (例えば、FSKやPSKなどに)変えることで設定す ることであってもよい。尚、FSKは、Freauen cy Shift Keyingでの略であり、PSK は、PhaseShift Keyingの略である。

【発明の効果】以上述べた様にこの発明のリセット制御 装置は、リセット制御指令信号を送出したり、受信した りし得る処理モジュールがリセット制御線に複数接続さ れている場合に、各処理モジュールの送出回路に、いず れの処理モジュールをリセットさせるかを表すために、 リセット対象の処理モジュールに対応して信号形態の異 なるリセット制御指令信号を送出する回路を備える。そ して、更に、各処理モジュールの受信回路には、リセッ ト制御線から与えられるリセット制御指令信号の信号形 態から自処理モジュールに対するものであるか否かを判 断し、自処理モジュールに対するものであればリセット 処理回路を動作させるリセット判断回路を備えること で、最小限の配線数のリセット制御線を使用して、装置 内で異なる複数のリセット制御を行うことが可能とな

【図面の簡単な説明】

[0105]

【図1】この発明の第1実施例の処理装置におけるリセ ット制御動作を説明するための装置構成図である。

【図2】従来例の処理装置におけるリセット制御動作を 説明するための装置構成図である。

【図3】第1実施例のシステムバスインタフェース部の 送信回路の回路構成図である。

【図4】第1実施例のシステムバスインタフェース部の 受信回路の回路構成図である。

【図5】第1実施例のタイミングチャート(その1)である。

【図 6】第1実施例のタイミングチャート(その 2)である。

【図7】第1実施例のタイミングチャート(その3)である。

【図8】この発明の第2実施例の通信制御装置の構成図 である。

【図9】第2実施例の通信制御装置の部分構成図であ ス

【図10】第2実施例の1系プロセッサ・メモリモジュールの構成図である。

【図11】第2実施例の0系プロセッサ・メモリモジュ*

*ールの構成図である。


【図12】第2実施例の0系SCSI制御モジュールの 構成図である。

【図13】第2実施例のシステム制御モジュールの構成 図である。


【符号の説明】

A~C…処理モジュール、A1、B1、C1…主モジュール部、A2、B2、C2、D2…システムバスインタフェース部、D…システム制御モジュール、RCL…リセット制御線、2A、2B、2C…アザーリセット送出信号、2D…システムリセット送出信号、3A、3B、3C…リセット要求信号、4A、4B、4C…リセット信号。


【図1】



【図2】




【図12】



第2実施例の0系SCS(制御モダュールの構成図


【図3】




第1実施例の送信回路の機能プロック図

【図4】


システムバスインタフェース部の受信回路เR




【図8】




第2実施例の装置の機能パロク図






【図7】




【図13】



第2実施例のタステム制御モジュールの構成図

【図11】



第2実施例の0系プロセッサーメモリモジュールの構成図